

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Problem Image Mailbox.**

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭57-197838

⑪ Int. Cl.³
H 01 L 21/92

識別記号

庁内整理番号
7638-5F

⑬ 公開 昭和57年(1982)12月4日

発明の数 1
審査請求 未請求

(全 3 頁)

⑭ 半導体フリップチップ素子

⑮ 特 願 昭56-80885

⑯ 出 願 昭56(1981)5月29日

⑰ 発 明 者 大野泰男
東京都港区虎ノ門1丁目7番12
号沖電気工業株式会社内

⑱ 発 明 者 戸塚憲男

東京都港区虎ノ門1丁目7番12
号沖電気工業株式会社内

⑲ 出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12
号

⑳ 代 理 人 弁理士 菊池弘

明 細 書

1. 発明の名称

半導体フリップチップ素子

2. 特許請求の範囲

電気めつきにより周辺部を突出させて形成した高融点金属と、この高融点金属の周辺部内周側の凹部にめつきた低融点金属とからなるバンプ電極を備えたことを特徴とする半導体フリップチップ素子。

3. 発明の詳細な説明

この発明はバンプ電極を改良した半導体フリップチップ素子に関するものである。

従来、半導体フリップチップ素子のバンプ電極を形成する方法として、選択蒸着法とめつき法との2つの方法が知られているが、前者の選択蒸着法は、蒸着時間が非常に長いこと、およびバンプ電極の高さの制御が困難であり、処置コストが高い欠点があるので、あまり使用されておらず、後者のめつき法が一般に用いられている。

従来めつき法による半導体フリップチップ素子のバンプ電極形成法の一例を第1図、第2図に示す。第1図に示すように、シリコン基板1上に被着した酸化シリコンからなる表面保護膜2の窓部2aで露出シリコン基板1と接触するアルミニウム配線3上に、さらに誘電シリカガラス膜(PSG膜)からなる表面保護膜4を被着し、この表面保護膜4に設けた窓部4aに例えばTi-Cu-NiまたはCr-Cu-Niの3層を順次蒸着して下地金属層5を形成する。この下地金属層5上に通常のホトリソ法をマスクとしてPb層6およびSn層7を電気めつき法によつて成長させる。次に、通常340～350℃の温度で、露出Pb層6、Sn層7を融解して、第2図に示す合金層8からなるバンプ電極を形成する。

前述のようにして形成したバンプ電極はバンプあるいは基板の配線金属に熱圧着またはリフロー工程により、所定の位置に配置して接続している。しかし、従来のバンプ電極は、全体が低融点金属で構成されているため、ボンディングの際にソルダ材が溶けてバンプ電極の周囲に流れ出す

子にバンプ電極形成法の一例を第1図、第2図に示す。第1図に示すように、シリコン基板1上に被着した酸化シリコンからなる表面保護膜2の窓部2aで露出シリコン基板1と接触するアルミニウム配線3上に、さらに誘電シリカガラス膜(PSG膜)からなる表面保護膜4を被着し、この表面保護膜4に設けた窓部4aに例えばTi-Cu-NiまたはCr-Cu-Niの3層を順次蒸着して下地金属層5を形成する。この下地金属層5上に通常のホトリソ法をマスクとしてPb層6およびSn層7を電気めつき法によつて成長させる。次に、通常340～350℃の温度で、露出Pb層6、Sn層7を融解して、第2図に示す合金層8からなるバンプ電極を形成する。

欠点がある。

この発明は、パンプ電極に高融点金属と低融点金属との2種類の金属を用い、高融点金属の周辺部を突出させ、この周辺部内周側の凹部に低融点金属をメッキしたパンプ電極を具備させることにより、前述した従来の欠点を除去して、ボンディング時にソルダ材の流出を防止できる半導体フリップチップ素子を提供することを目的とするものである。

以下、この発明の一実施例を第3図にしたがつて説明する。

第3図に示すように、シリコン基板1上に被覆した酸化シリコンからなる表面保護膜2の窓部2aで前記シリコン基板1と接合するアルミニウム配線3上に、さらに焼シリカガラス膜(PSG膜)からなる表面保護膜4を被覆し、この表面保護膜4に設けた窓部4aにKTi-Cu-NiまたはCr-Cu-Niなどの3層を順次蒸着して下地金属層5を形成する。この下地金属層5上に通常のホトレジストをマスクとしてAuなどの高融点金属9を電気メッキ

法によつて成長させ、さらにホトレジストで前記高融点金属9の側面を覆つて、この高融点金属9の上面だけにSnなどの低融点金属10を電気メッキ法によつて成長させることにより、パンプ電極を形成する。そして、高融点金属9の電気メッキの際に、パンプ電極の周辺部を異常成長させることにより突出させ、クレータ状に電気メッキを施す。このパンプ電極の周辺部の異常成長は、電気メッキの電流条件を変更することによつて容易に行なうことができる。また、ホトレジストによつて高融点金属9の側面を覆うことにより、低融点金属10を高融点金属9の周辺突出部9aの内周側の凹部9bにだけ上記突出部9aと平坦になるように電気メッキするものである。前述のようにして、高融点金属9の高さを約50μm、低融点金属10の高さを約10μmとする。

以上のように構成したパンプ電極をパッケージあるいは基板の配線金属に熱圧着またはフロー工程により、所定の位置に配置して接続しても、このボンディングの際にパンプ電極の周辺にハンダ

材が流れ出さなくなる。

前述の実施例では高融点金属としてAu、低融点金属としてSnを用いたが、この発明は、例えば高融点金属にCu、低融点金属にPbを用いても差支なく、高融点金属、低融点金属はパッケージあるいは基板の配線金属の金属構成によつて適宜に選択することができる。

また、この発明は、テープ自動ボンディングに使われるフリップチップ素子にも適用できる。すなわち、従来のテープキャリア用フリップチップ素子は、下地金属としてCr-Cu、パンプ電極としてAuが用いられ、かつテープ側に低融点金属のSnが用いられている。そして、これらにテープボンディングを施すと、テープ側のリード全面にSnが溶融するため、図の配線金属とショートする欠点があり、またテープ側のリード全面にSnが被覆されているため、Snのウイスカ(ひげ結晶)の発生によりショートする欠点がある。しかし、この発明によるパンプ電極を用いた場合には、Snのような低融点金属の被覆面積をパンプ電極上面部だけに小さく

することができるので、前述の欠点を解消することができる。

以上説明したように、この発明の半導体フリップチップ素子は、高融点金属と低融点金属との2種類の金属を電気めつきしてパンプ電極を形成し、かつ高融点金属の電気メッキの際に周辺部を異常成長させて突出部を形成し、この突出部内周側の凹部のみ低融点金属をめ付けたことにより、ボンディングの際にソルダ材の流出を防止して、確実で信頼性の高いパッケージあるいは基板の配線金属との接続ができるという効果がある。

4. 図面の簡単な説明

第1図は従来のフリップチップ素子のパンプ電極部を示すめつき後の断面図、第2図は同パンプ電極部を合金とした後の断面図、第3図はこの発明の一実施例によるフリップチップ素子のパンプ電極部を示す断面図である。


1—シリコン基板、2—表面保護膜、3—アルミニウム配線、4—表面保護膜、5—下地金属層、6—Pb層、7—Sn層、8—合金層、9—高融点金

層、9a—突出部、9b—凹部、10—低融点
金属層。


特許出願人 神電氣工業株式会社

代理人 弁根士 海 池 弘


才 1 図



才 2 図



才 3 図



JA 0197838

DEC 1982

(54) SEMICONDUCTOR FLIP CHIP ELEMENT

(11) 57-197838 (A) (43) 412.1982 (19) JP


(21) Appl. No. 56-80885 (22) 29.5.1981

(73) OKI DENKI KOGYO K.K. (72) YASUO OONO(1)

(51) Int. Cl. H01L21/92

PURPOSE: To prevent the outflow of solder at the thermo compression bonding of a bump electrode, by filling the concave part formed on the surface of high melting point metal with a semiconductor flip chip element bump electrode with low melting point metal serving as solder.

CONSTITUTION: After a surface protecting film 4 is adhered on an Al wiring 3 connected to an Si substrate 1 by an Si oxide film 2 window 2a on the Si substrate 1, a window 4a is provided on this surface protecting film 4 to form a bump electrode on this window part. The bump electrode forms a base metallic layer 5 constituted of three layers of Ti-Cu-Ni or Cr-Cu-Ni, etc. with a high melting point metal 9 of Au, etc. by electroplating with a photoresist as a mask thereon. Thereat, an electrodeposition condition is controlled to raise the fringe thereof 9a in abnormal growth next for the electrodeposition of low melting point metal 10 of Sn, etc. serving as solder within the fringe 9a.



437-183

CB